您當(dāng)前的位置：首頁(yè) > 新聞資訊 > 公司新聞
集成電路晶圓測(cè)試具體實(shí)施方式
發(fā)布時(shí)間：2019-07-09 18:34:56
下面將結(jié)合示意圖對(duì)本發(fā)明的具體實(shí)施方式進(jìn)行更詳細(xì)的描述。根據(jù)下列描述和權(quán)利要求書，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說明的是，附圖均采用非常簡(jiǎn)化的形式且均使用非精準(zhǔn)的比例，僅用以方便、明晰地輔助說明本發(fā)明實(shí)施例的目的。
參閱圖1，其為實(shí)施例提供的晶圓測(cè)試方法的流程圖，如圖1所示，采用晶圓測(cè)試機(jī)對(duì)晶圓上的每個(gè)芯片進(jìn)行測(cè)試，并且具有n個(gè)測(cè)試項(xiàng)目，n為大于等于1的整數(shù)，其特征在于，所述晶圓的測(cè)試方法包括：
S1：對(duì)所述芯片進(jìn)行測(cè)試項(xiàng)目i的檢測(cè)，并判斷所述芯片是否通過測(cè)試，1≤i≤n，并且i為整數(shù)；
S2：若所述芯片通過測(cè)試，所述晶圓測(cè)試機(jī)進(jìn)行臺(tái)階掉電和臺(tái)階上電，并執(zhí)行步驟L3，若所述芯片未通過測(cè)試，結(jié)束測(cè)試，所述芯片不合格；
S3：判斷i是否等于n，若i等于n，結(jié)束測(cè)試，所述芯片合格，若i不等于n，取i＝i+1，執(zhí)行步驟S1。
本發(fā)明提供的晶圓測(cè)試方法通過對(duì)所述晶圓測(cè)試機(jī)進(jìn)行臺(tái)階掉電和臺(tái)階上電，避免了因芯片應(yīng)答慢而出現(xiàn)測(cè)試失效的情況，解決了芯片過宰的問題，提升了測(cè)試穩(wěn)定性，避免了探針卡對(duì)芯片的充放電效應(yīng)，提高了產(chǎn)品良率，并且沒有增加任何成本。
優(yōu)選的，所述晶圓包括多個(gè)芯片，所述晶圓測(cè)試機(jī)對(duì)每個(gè)所述芯片均進(jìn)行測(cè)試，并挑選出不符合控制要求的芯片。所述晶圓的測(cè)試方法包括n(n為≥1的整數(shù))個(gè)測(cè)試項(xiàng)目，所述晶圓上的芯片通過這n個(gè)測(cè)試項(xiàng)目后，即判定所述芯片合格，當(dāng)所述晶圓上的芯片無法通過某個(gè)測(cè)試項(xiàng)目時(shí)，即判定所述芯片不合格。所述晶圓的測(cè)試項(xiàng)目包括DC測(cè)試和AC測(cè)試，DC測(cè)試通常首先進(jìn)行(如連接性測(cè)試、開路/短路、漏電流、輸出檢查和功能測(cè)試等測(cè)試)，以決定是否繼續(xù)后面的AC測(cè)試。
優(yōu)選的，每個(gè)所述芯片均包括上電復(fù)位電路，每測(cè)試完一個(gè)測(cè)試項(xiàng)目，均可以對(duì)所述晶圓進(jìn)行掉電和上電，因?yàn)樗鲂酒ㄉ想姀?fù)位電路，對(duì)所述芯片進(jìn)行掉電和上電后，所述芯片復(fù)位，再進(jìn)行測(cè)試，避免了上一個(gè)測(cè)試項(xiàng)目對(duì)下一個(gè)測(cè)試項(xiàng)目的影響，提高了晶圓測(cè)試的準(zhǔn)確性。
所述晶圓測(cè)試機(jī)包括控制單元、判斷單元、比較單元和探針卡，所述控制單元控制所述判斷單元、比較單元和探針卡工作，所述探針卡用于對(duì)所述芯片進(jìn)行測(cè)試并返回測(cè)試結(jié)果，所述判斷單元對(duì)所述測(cè)試結(jié)果進(jìn)行判斷。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)了解，所述晶圓測(cè)試機(jī)包括一探針卡，作為晶圓測(cè)試機(jī)與待測(cè)晶圓之間的接口，所述探針卡具有開關(guān)、濾波單元和多個(gè)探針，所述開關(guān)控制所述探針卡是否工作，所述探針卡的探針與待測(cè)芯片進(jìn)行物理接觸和電學(xué)接觸，以傳遞進(jìn)出芯片的電流，所述濾波單元通常由兩個(gè)并聯(lián)的電容構(gòu)成，以濾除所述進(jìn)出芯片的電流的高頻成分和低頻成分，晶圓測(cè)試機(jī)對(duì)所述芯片進(jìn)行上電和下電的過程中，由于探針卡中電容的存在，這一隔離動(dòng)作會(huì)造成探針卡上的電容對(duì)芯片的充放電效應(yīng)，并且因?yàn)榍昂鬁y(cè)試項(xiàng)時(shí)間間隔太短，往往會(huì)因芯片應(yīng)答慢而出現(xiàn)測(cè)試失效。所以，本實(shí)施例中，晶圓測(cè)試機(jī)對(duì)所述芯片進(jìn)行階梯型緩慢上電和下電，例如，所述芯片的測(cè)試電壓為5V，上電時(shí)，所述芯片上的電壓從0V-1V-2V-3V-4V-5V逐漸遞增，下電時(shí)，所述晶圓上的電壓從5V-4V-3V-2V-1V-0V逐漸遞減，以階梯型上升到最大電壓或下降至0V，以避免探針卡上電容對(duì)芯片的充放電效應(yīng)，提高了產(chǎn)品良率，并且沒有增加任何成本。
請(qǐng)繼續(xù)參閱圖1，所述晶圓的測(cè)試方法的具體步驟如下，首先探針卡上的探針與所述芯片上的焊點(diǎn)進(jìn)行接觸，所述晶圓測(cè)試機(jī)的控制單元發(fā)出一測(cè)試信號(hào)，所述探針卡接收所述控制信號(hào)并對(duì)測(cè)試項(xiàng)目i進(jìn)行測(cè)試，完成測(cè)試后，將測(cè)試結(jié)果反饋給所述判斷單元；所述晶圓測(cè)試機(jī)的判斷單元獲取這個(gè)測(cè)試結(jié)果，并根據(jù)所述測(cè)試結(jié)果判斷所述芯片是否通過測(cè)試，如果所述芯片沒通過測(cè)試(測(cè)試結(jié)果為“No”)，則所述芯片不合格，結(jié)束測(cè)試；如果芯片合格(測(cè)試結(jié)果為“Pass”)，則對(duì)芯片進(jìn)行下個(gè)測(cè)試項(xiàng)目的測(cè)試。
如果芯片合格，則對(duì)芯片進(jìn)行如上所述的臺(tái)階掉電和臺(tái)階上電，避免相鄰兩個(gè)測(cè)試項(xiàng)目的互相影響。
優(yōu)選的，所述晶圓測(cè)試機(jī)還包一比較單元，用于比較所述晶圓測(cè)試機(jī)對(duì)一芯片完成的測(cè)試項(xiàng)目數(shù)量與一閾值是否相同。這里的閾值可以設(shè)定為測(cè)試項(xiàng)目的個(gè)數(shù)n，所述比較單元比較所述測(cè)試項(xiàng)目i與所述閾值n的大小，用于所述確定結(jié)束循環(huán)的條件。當(dāng)i等于n時(shí)，則所述芯片的所有測(cè)試項(xiàng)目均通過了測(cè)試，所述芯片合格，當(dāng)i不等于n時(shí)，將i+1賦值給i(即當(dāng)i＝1時(shí)，i+1＝2)，繼續(xù)循環(huán)，直至i＝n時(shí)，結(jié)束循環(huán)，所述芯片合格。
優(yōu)選的，所述晶圓包括嵌入式閃存的晶圓，所述嵌入式閃存的晶圓包括若干個(gè)嵌入式閃存的芯片，所述晶圓測(cè)試機(jī)的探針卡上的探針的數(shù)量與每個(gè)所述嵌入式閃存的芯片需要的數(shù)量匹配。優(yōu)選的，所述晶圓測(cè)試機(jī)可以同時(shí)測(cè)試所述晶圓上的所有芯片，以節(jié)約所述晶圓的測(cè)試時(shí)間，提高效率。
綜上，在本發(fā)明實(shí)施例提供的晶圓的測(cè)試方法中，具有如下的優(yōu)點(diǎn)：所述晶圓的測(cè)試方法包括L1：對(duì)所述芯片進(jìn)行測(cè)試項(xiàng)目i(1≤i≤n)的檢測(cè)，并判斷所述芯片是否通過測(cè)試；L2：若所述芯片通過測(cè)試，所述晶圓測(cè)試機(jī)進(jìn)行臺(tái)階掉電和臺(tái)階上電，并執(zhí)行步驟L3，若所述芯片未通過測(cè)試，結(jié)束測(cè)試，所述晶圓不合格；L3：判斷i是否等于n，若i等于n，結(jié)束測(cè)試，所述晶圓合格，若i不等于n，取i＝i+1，執(zhí)行步驟L1。所述晶圓測(cè)試機(jī)進(jìn)行臺(tái)階掉電和臺(tái)階上電，避免了因芯片應(yīng)答慢而出現(xiàn)測(cè)試失效的情況，解決了芯片過宰的問題，提升了測(cè)試穩(wěn)定性，避免了探針卡上電容對(duì)芯片的充放電效應(yīng)，提高了產(chǎn)品良率，并且沒有增加任何成本。
上述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不對(duì)本發(fā)明起到任何限制作用。任何所屬技術(shù)領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的技術(shù)方案的范圍內(nèi)，對(duì)本發(fā)明揭露的技術(shù)方案和技術(shù)內(nèi)容做任何形式的等同替換或修改等變動(dòng)，均屬未脫離本發(fā)明的技術(shù)方案的內(nèi)容，仍屬于本發(fā)明的保護(hù)范圍之內(nèi)。
